PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-036259

(43) Date of publication of application: 07.02.1997

(51)Int.Cl.

H01L 21/8247 H01L 29/788 H01L 29/792 H01L 27/115

(21)Application number: 07-184285

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


20.07.1995

(72)Inventor: SHIRATA RIICHIRO

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To narrow the distributing width of the thresholds of memory cells even when writing is made at a high speed without verification so that readout can also be performed at a high speed. SOLUTION: In an EEPROM having a memory cell array in which N-type wells 2 and 3 are separately provided in a periphery control section and cell array section on a p-type Si substrate 1 and electrically rewritable memory cells constituted by forming floating gates 8a-8d and control gates 9a-9d on the n-type well of the cell array section are arranged in a matrix-like state, the floating gates 8 are composed of Si layers doped with p-type impurities.



LEGAL STATUS

[Date of request for examination]

01.03.2000

[Date of sending the examiner's decision of

07.01.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平9-36259

(43)公開日 平成9年(1997)2月7日


(51) Int.Cl.8		識別配号	庁内整理番号	FΙ				1	支術表示箇所
H01L					-		371		
:	29/788 29/792 27/115			2)	434		
				審査請	永	節求	請求項の数 5	OL	(全 10 頁
(21)出願番号	-	特顧平7-184285		(71)出顧		00030			
							上東芝		
(22)出顧日		平成7年(1995)7月20日					製川崎市幸区堀)	町72巻	卧
				(72)発明			里一郎		
							見川崎市幸区小「 東芝研究開発セ)		
				(74)代理》	人,弁	理士	鈴江 武彦		

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【課題】 ベリファイなしで高速書き込みしてもメモリ セルのしきい値分布幅を狭くすることができ、これによ り高速読み出しも可能にする。

【解決手段】 p型Si基板1上にn型ウェル2,3を 周辺制御部とセルアレイ部で別々に設け、セルアレイ部 の n型ウェル 2上に浮遊ゲート 8と制御ゲート 9を積層 して構成された電気的書き替え可能なメモリセルがマト リクス状に配置されたメモリセルアレイを有するEEP ROMにおいて、浮遊ゲート8は、p型不純物をドープ したSi層より成る。



1

【特許請求の範囲】

【請求項1】 p型半導体基板に n型ウェルを周辺制御部とセルアレイ部で別々に設け、セルアレイ部の n型ウェル上に電荷蓄積層と制御ゲートを積層して構成された電気的書き替え可能なメモリセルがマトリクス状に配置されたメモリセルアレイを有する不揮発性半導体記憶装置 において

前記電荷蓄積層は、ノンドープ又はp型不純物をドープ した半導体より成ることを特徴とする不揮発性半導体記 憶装置。

【請求項2】 n型半導体基板にセルアレイ部に対して p型ウェルを設け、この p型ウェルの内側に n型ウェルを設け、セルアレイ部の n型ウェル上に電荷蓄積層と制御ゲートを積層して構成された電気的書き替え可能なメモリセルがマトリクス状に配置されたメモリセルアレイを有する不揮発性半導体記憶装置において、

前記電荷蓄積層は、ノンドープ又はp型不純物をドープ した半導体より成ることを特徴とする不揮発性半導体記 憶装置。

【請求項3】前記メモリセルアレイは、複数のメモリセ 20 ルをそれらのソース、ドレインを隣接するもの同士で共有する形で直列接続し、これを1単位としてビット線に接続するNAND型セルアレイ方式であることを特徴とする請求項1又は2記載の不揮発性半導体記憶装置。

【請求項4】 p型半導体基板又は p型ウェル上に電荷蓄 積層と制御ゲートを積層して電気的電気的書き替え可能 な複数のメモリセルを形成し、各メモリセルのソース又 はドレインの一方がビット線と直接接続され、他方がソース線と直接接続されたセルアレイ構成を成す不揮発性 半導体記憶装置において、

前記電荷蓄積層は、ノンドープ又は p 型不純物をドープ した半導体より成ることを特徴とする不揮発性半導体記 憶装置。

【請求項5】書き込み或いは消去動作として前記電荷蓄積層より半導体基板又は消去ゲートへ電子を抜く場合、前記電荷蓄積層の電界により一部に生じるエネルギーバンドの曲りの量が該電荷蓄積層のエネルギー・ギャップを越えないように、前記p型不純物濃度を濃くするか、又は前記電荷蓄積層の膜厚を薄くすることを特徴とする請求項1~4のいずれかに記載の不揮発性半導体記憶装 40 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電気的書替え可能な不揮発性半導体記憶装置(EEPROM)に係わり、特に電荷蓄積層と制御ゲートを積層したFET-MOS構造のメモリセルを有するEEPROMに関する。

[0002]

【従来の技術】EEPROMの1つとして、高集積化が可能なNAND型EEPROMが知られている。これ

は、複数のメモリセルをそれらのソース、ドレインを隣接するもの同士で共有する形で直列接続し、これを 1 単位としてビット線に接続するものである。メモリセルは通常、浮遊ゲート(電荷蓄積層)と制御ゲートが積層された F E T - M O S 構造を有する。メモリセルアレイは、N 型基板上に形成された P 型ウェル内、若しくは P 型基板上に N 型ウェルを形成しさらにその上に形成された P 型ウェル内に集積形成される。

2

【0003】複数のメモリセルを直列接続してなるNANDセルのドレイン側は選択ゲートを介してビット線に接続され、ソース側はやはり選択ゲートを介してソース線に接続される。メモリセルの制御ゲートは、行方向に連続的に配設されてワード線となる。ここで、浮遊ゲートは通常、多結晶シリコンにn型不純物をドープして形成される。

【0004】このNAND型EEPROMの動作は、次の通りである。データ書き込みは、ビット線から最も離れた位置のメモリセルから順に行う。図10(a)

(b) に示すように、選択されたメモリセルの制御ゲートには高電圧Vpp (= 20V程度)を印加し、それよりビット線側にあるメモリセルの制御ゲート及び選択ゲートには中間電圧Vppm (= 10V程度)を印加し、ビット線にはデータに応じて0V又は中間電圧Vm (= 8V程度)を与える。

【0005】 ここで、図中の8はメモリセルの浮遊ゲート、9はメモリセルの制御ゲート、17はn型Si基板、18はp型ウェル、10は選択トランジスタのゲート、21はn型拡散層である。

【0006】図10(a)に示すように、ビット線に0Vが与えられた時、その電位は選択メモリセルのドレインまで転送されて、浮遊ゲート8に電子注入が生じる。これにより、選択されたメモリセルのしきい値は正方向にシフトする。この状態を例えば"0"とする。一方、図10(b)に示すように、ビット線にVmが与えられた時は電子注入が実効的に起こらず、従ってしきい値は変化せずに、負に止まる。この状態は消去状態で"1"とする。データ書き込みは制御ゲートを共有するメモリセルに対して同時に行われる。

【0007】データ消去は、NANDセル内の全てのメモリセルに対して同時に行われる。即ち、全ての制御ゲート9を0Vとし、p型ウェル18を20Vとする。このとき、選択ゲート10、ビット線及びソース線も20Vにされる。これにより、全てのメモリセルで浮遊ゲート8の電子がp型ウェル18に放出され、しきい値は負方向にシフトする。

【0008】データ読み出しは、選択されたメモリセルの制御ゲート9を0Vとし、それ以外のメモリセルの制御ゲート9及び選択ゲート10をある一定の正の電圧Vg(Read)(例えば電源電圧(Vcc))として、選択メ50モリセルで電流が流れるか否かを検出することにより行

30

3

われる。

【0009】読み出し動作の制約から、図11に示すようにして"0" 書き込み後のしきい値は0VからVg (Read)の間に制御しなければならない。このため、書き込みベリファイが行われ、"0"書き込み不足のメモリセルのみを検出し、"0"書き込み不足のメモリセルに対してのみ再書き込みが行われるように、再書き込みデータを設定する(ビット毎ベリファイ)。"0"書き込み不足のメモリセルは、選択された制御ゲート9を例えば0.5V(ベリファイ電圧)にして読み出すこと(ベリファイ読み出し)で検出される。つまり、メモリセルのしきい値が0Vに対してマージンを持って、0.5V以上になっていないと、選択メモリセルで電流が流れ、"0"書き込み不足と検出される。

【0010】このように、書き込み動作と書き込みベリファイを繰り返しながらデータ書き込みを行うことで、個々のメモリセルに対して書き込み時間が最適化され、"0"書き込み後のしきい値は0VからVg(Read)の間に制御される。

【0011】以上のように、従来のNAND型EEPROMにおいては、読み出し動作の制約から、"0"書き込み後のしきい値は0VからVg(Read)の間に制御しなければならない。さらに、高速読み出しを行う場合には、読み出ししたいセルを含むNANDセルアレイ中の非選択セルの電流駆動能力は大きければ大きいほどよく、そのためには"0"書き込みセルのVthは単に0VからVg(Read)の間に入っているだけでなく、Vg(Read)ーVthが大きくとれるよう、Vthは0V近傍に狭く制御されている必要がある。このため、書き込みベリファイという操作が必要であった。

【0012】書き込みベリファイを行うためには、ワード線に印加する Vppパルスを短かく分割し、1パルス印加した後に毎回"0"データが書込まれたか検出するためにデータ読み出しする必要がある。このように書き込みベリファイ方式では、書き込み途中に何回か読み出し動作が入るため、書き込みに要する時間が長くなってしまい、高速書き込みできないという問題があった。

【0013】高速書き込みを行うために、1回当りのVppパルス印加時間を長くするか、又はVpp電圧をより高くしパルス回数を減らしてベリファイ読み出し回数を減 40らすと、"0"書き込みセルのVthバラツキが大きくなり、場合によってはVthがVg(Read)より大きくなってしまうことがある。また、VthがVg(Read)より小さく抑えられたとしても、Vg(Read)ーVthが小さいと高速読み出しはできなくなってしまうという問題があった。

[0014]

【発明が解決しようとする課題】このように従来のNAND型EEPROMにおいては、高速書き込みを行うために、Vppを高くしたり1回のパルス印加時間を長くし50

てベリファイ回数を減らすと"O" 書き込みセルのVth パラツキが大きくなってしまい、VthがVg(Read)より大きくなると誤読み出ししてしまう。また、VthがVg(Read)より小さくても、Vg(Read)-Vthが小さいと高速読み出しができないという問題があった。

【0015】本発明は、上記の事情を考慮してなされたもので、その目的とするところは、ベリファイ回数を減らす又はベリファイをなくして高速書き込みしてもメモリセルのしきい値分布幅を狭くすることができ、よって高速読み出しも可能にするEEPROMを提供することにある。

[0016]

【課題を解決するための手段】

(概要)上記課題を解決するために本発明は、次のような構成を採用している。即ち、本発明(請求項1)は、p型半導体基板にn型ウェルを周辺制御部とセルアレイ部で別々に設け、セルアレイ部のn型ウェル上に電荷蓄積層と制御ゲートを積層して構成された電気的書き替え可能なメモリセルがマトリクス状に配置されたメモリセルアレイを有する不揮発性半導体記憶装置において、前記電荷蓄積層は、ノンドープ又はp型不純物をドープした半導体より成ることを特徴とする。

【0017】また、本発明(請求項2)は、n型半導体基板にセルアレイ部に対してp型ウェルを設け、このp型ウェルの内側にn型ウェルを設け、セルアレイ部のn型ウェル上に電荷蓄積層と制御ゲートを積層して構成された電気的書き替え可能なメモリセルがマトリクス状に配置されたメモリセルアレイを有する不揮発性半導体記憶装置において、前記電荷蓄積層は、ノンドープ又はp型不純物をドープした半導体より成ることを特徴とする。

【0018】ここで、本発明の望ましい実施態様としては、次のものがあげられる。

- (1) メモリセルアレイは、複数のメモリセルをそれらの ソース、ドレインを隣接するもの同士で共有する形で直 列接続し、これを1単位としてビット線に接続するNA ND型セルアレイ方式であること。
- (2) 書き込み或いは消去動作として電荷蓄積層より半導体基板又は消去ゲートへ電子を抜く場合、電荷蓄積層の電界により一部に生じるエネルギーバンドの曲りの量が電荷蓄積層のエネルギー・ギャップを越えないように、p型不純物濃度を濃くするか、又は電荷蓄積層の膜厚を薄くすること。

【0019】また、本発明(請求項4)は、p型半導体基板又はp型ウェル上に電荷蓄積層と制御ゲートを積層して電気的電気的書き替え可能な複数のメモリセルを形成し、各メモリセルのソース又はドレインの一方がビット線と直接接続され、他方がソース線と直接接続されたNORセルからなるメモリセルアレイを有する不揮発性半導体記憶装置において、前記電荷蓄積層は、ノンドー

プ又は p型不純物をドープした半導体より成ることを特徴とする。

【0020】ここで、NORセルの代わりに、複数個のメモリセルを並列接続し、そのソース・ドレインの一方を選択ゲートを介してビット線に、他方を直接ソース線に接続したDINORセルを用いることもできる。さらに、ソース・ドレインの一方を選択ゲートを介してビット線に、他方をやはり選択ゲートを介してソース線に接続したANDセルを用いることも可能である。

(作用) 本発明によれば、NANDセル等からなるメモ 10 リセルアレイを従来と反対の n型ウェル内に集積形成し、電荷蓄積層をノンドープ又は p型不純物ドープとしている。この場合、メモリセルは従来の n型MOSFE Tから p型MOSFE Tに変わる。書き込み、消去読み出し時にワード線及びビット線、ソース線及び基板とウェルに印加する電圧は、従来のものと絶対値が同じで正、負を逆転させれば良い。即ち、消去時には全ての制御ゲートを0Vとし、n型ウェルは-Vpp(=-20V程度)とする。制御ゲートに+Vpp、n型ウェルを0Vとしても良い。これにより、全てのメモリセルで基板よ 20 り電荷蓄積層に電子が注入される。そして、セルのVthは正にシフトする。

【0021】書き込み時は、書き込むセルの制御ゲートにはーVpp(=-20V程度)を印加し、それよりビット側にあるメモリセルの制御ゲート及び選択ゲートには中間電圧-Vppm(-10V程度)を印加し、ビット線にはデータに応じて0V又は中間電圧-Vm(-8V程度)を与える。

【0022】ビット線に0Vが与えられた時、選択されたメモリセルでは電荷蓄積層より基板へ電子が抜ける("0"書き込みと名付ける。)が、抜ける量は最大量が決まっていてVppの大きさにはよらない。つまり、消去時に電荷蓄積層に基板より注入された分の電子は書き込み時に抜けるが、それ以上には電荷蓄積層より基板へ電子は抜けない。何故ならば、電荷蓄積層にはn型不純物がドープされていないので、伝導帯上にある自由電子は消去時に基板より電子注入された分しか存在しないからである。価電子帯上にある電子は酸化膜中の伝導帯からのバリアハイトが高すぎトンネルして行けない。

【0023】以上より"0"書き込み時、消去時に注入 40 された全部の電子を浮遊ゲートより放出するようにしておけば、書き込み終了後は浮遊ゲートの電荷量はどの"0"書き込みセルでも一定しており、よってVth分布

"0"書き込みセルでも一定しており、よってVth分布幅は非常に狭く制御できる。

【0024】このように書き込み時 "0" セルではベリファイしなくても、消去時浮遊ゲートに注入された電子を放出するに足るように Vpp電圧と書き込み時間を設定さえしておけば、自動的にしきい値は一定の値になる。セルのチャネルイオン注入する量を最適化して "0" 書き込みセルのしきい値を 0 Vからほんの少し (例えば1

~0.3 V) 下がった所に設定しておく。

【0025】ビット線に-Vmが与えられた時、選択されたメモリセルでは電子放出が起こらず、従ってしきい値は変化せずに正に止まる。この状態は消去状態と同じしきい値のままであり"1"とする。データ書き込みは、制御ゲートを共有するメモリセルに対して同時に行われる。

6

【0026】データ読み出しは、選択されたメモリセルの制御ゲートを0Vとし、それ以外のメモリセルの制御ゲート及び選択ゲートにある一定の負の電圧-Vg(Re ad)(例えば-Vcc)を与え、選択メモリセルで電流が流れるか否かを検出することにより行う。

【0027】読み出し動作の制約から、セルのしきい値は正("1"データ)とするか又は負("0"データ)でかつ0Vから-Vg(Read)の中に入るように制御されていなければならない。

【0028】以上のように、ベリファイなしで書き込めるので高速書き込みが可能で、かつ図9に示すように"0"書き込みセルのしきい値分布幅を非常に狭く抑えられるので、読み出し時セル電流を大きくとれるようにでき、よって高速読み出しが可能である。

【0029】このように本発明においては、電荷蓄積層をSi等の半導体で形成し、そこにp型不純物をドープするか若しくは一切不純物をドープしないようにし、かつn型ウェル内にセルアレイを設けることで、ベリファイなしで"0"書き込みセルのしきい値分布幅を自動的に狭く制御できるため、高速書き込みかつ高速読み出しが可能となる。

[0030]

30 【発明の実施の形態】以下、本発明の実施形態を図面を 参照して説明する。

(実施形態1, 2) 図1は、本発明の第1の実施形態に係わるNAND型EEPROMのメモリセル構造を示す断面図である。

【0031】p型Si基板(半導体基板)1上に、セルアレイ部とセルの書き込み/消去/読み出し時の電圧制御を行う周辺部とを別々に覆うように、n型ウェル2と3が形成されている。

【0032】セルアレイ部内では、n型拡散層5a~5hが選択トランジスタ及びメモリセルトランジスタのソース・ドレインを形成する。浮遊ゲート(電荷蓄積層)8a~8dと制御ゲート9a~9dは積層形成され、浮遊ゲート8a~8dはトンネル酸化膜13a~13dによってn型ウェル2から絶縁され、制御ゲート9a~9dは、ゲート間絶縁膜14a~14dによって絶縁されている。

【0033】また、選択ゲート10a,10bは、n型ウェル2から絶縁膜15a,15bによって絶縁されている。ビット線11は、n型拡散層5hと接続されて選50 択トランジスタ及びメモリセルトランジスタと直角に延

びている。

【0034】周辺部はCMOS回路となるように、ウェ ル3の中にp型ウェル4が形成されている。周辺部にお いて、n型MOSFETは6a, 6bのp型拡散層と1 6 aのゲート絶縁膜と12aのゲートから成り、p型M OSFEETは7a, 7bのn型拡散層と16bのゲー ト絶縁膜と12bのゲートから成る。なお、周辺部をC MOS回路にしないのであれば、p型ウェル4を形成す る必要はない。

【0035】図2に、第2の実施形態の素子構造を示し ている。図2では、n型Si基板17上にセルアレイ部 を覆うようにp型ウェル18が形成され、その中にn型 ウェル19が形成される。周辺部はСМОS回路となる ように、一部に p型ウェル2 0が形成される。これ以外* *の構成は図1と実質的に同様である。

【0036】図3に、NAND型EEPROMにおける メモリセルアレイの等価回路図を示す。ここで、WLは メモリセルトランジスタの制御ゲートとなるワード線、 SGは選択トランジスタのゲート線、Sは共通ソース 線、BLはビット線、Aは選択されたメモリセルを示し ている。

【0037】等価回路上では従来例と異なる点はない が、選択トランジスタとメモリセルトランジスタがn型 MOSFETからp型MOSFETと変更されている。 書き込み/消去/読み出しの各動作時の電圧関係を、下 記の(表1)に示す。

[0038]

【表1】

ノード	一括消去	選択普込み	選択銃出し
S G i, 1	— V pp	- V ppm	-Vg(read)
WLi.1	0 Y	- V ppm	
W L 1, 2	0 V	– V ppm	
W L i. 3	0 V	− V ppm	\
W L i. 4	0 Y	– V pp	0 V
1	₹		ł
WLi.n	0 V	— V ppm	- V g (read)
S G 1. 2	– V pp	0 V	V
S	フローディング	0 V	0 V
S G i+1.2	— V pp	0 V	0 V
WLi+1.n	0 V	0 V	0 V
₹		~	~
W L i+1.4	0 V	0 V	0 V
W L i+1.3	0 V	0 V	0 V
W L i+1. 2	0 V	0 V	0 V
W L i+1. 1	0 V	0 V	0 V
S G i+1, 1	— V pp	0 V	0 V
BL1	フローティング	0 V	Vbit
BL2	フローティング	— V m	Vbit
nウェル	— V pp	0 V	0 V
p-基板	- V pp	OV or -Vcc	OV or -Vcc

【0039】従来例と異なる点は、各ノードの電圧を正 から負へと極性を反対にした点である。ここでは、選択 書き込み時に A 1 セルに "O" データを、A 2 セルに "1" データを書き込むものとした。また、- Vpp<0 V, -Vpp < -Vm < 0 V, -Vpp < -Vppm < 0 V, Vbit <0 V, Vg(read) < 0 Vとした。

【0040】図4に浮遊ゲート8にp型不純物をドープ した場合のメモリセルの"0"データ書き込みセルの断 50 遊ゲート8中でトンネル酸化膜との界面からの空乏化さ

面図を示し、図5に図4のA-A'におけるエネルギー バンド図を示す。図5(a)は浮遊ゲート8へのp型不 純物(以下、例としてボロンの場合とする)のドープ濃 度が高い場合、図5(b)はドープ濃度が低い場合を示 す。図5(a)(b)で破線はフェルミエネルギーレベ

【0041】図5 (a) のxと図5 (b) のx' は、浮

れている領域を示す。空乏化されている領域が長く、そ こでのバンドの曲りが図5(b)のように大きくSiの エネルギーギャップを越えると、浮遊ゲート8中でアバ ランシェないしツェナー破壊を起こす等で、電子・ホー ル対の発生頻度が大きくなる。すると、発生した電子が トンネル酸化膜13を通ってSi基板中2又は19に抜 けて行き、浮遊ゲート8中の電荷量が制御できなくな り、書き込み後のセルのしきい値がバラツキを持ってし まう。

【0042】よって、浮遊ゲート8中のバンドの曲りが 10 MOSFETの電位は、 Siのエネルギーギャップを越えないようにすることが*

$$V_{rr} = -\{(a, N_{rr} / 2 \epsilon_{rr}), X^2\}$$

となる。ここで、qは電子の電荷量、 ε_{si} は S_i の誘電 率、N』は浮遊ゲート8中のp型不純物濃度、Q』は1 ビット当り n型ウェル2又は19の表面に発生した正の 電荷量、Cm は1ビット当りの浮遊ゲート8とn型ウェ ル2又は19との間の容量、Vn は浮遊ゲート8とn型 ウェル2又は19のと間の仕事関数差である。

【0044】Cx は、トンネル酸化膜13の膜厚を tα、チャネル及びソース・ドレイン5と浮遊ゲート8 とのオーバーラップ面積を Sα、トンネル酸化膜 13の 誘電率を ε m とするとCm = (ε m , Sm) /tm とな る。 ø 。 は n 型ウェル 2 又は 1 9 の表面でのバンドの曲 りによるポテンシャル変化量である。

【0045】(1) 式で (q N_λ /2 εsı) X² がトンネ ル酸化膜13近傍での浮遊ゲート8のバンドの曲り量 ※ *必要となる。一つの方法として浮遊ゲート8のp型不純 物の濃度を一定以上にする方法がある。その場合の不純 物濃度を以下に見積る。ここでの条件は浮遊ゲート8の 厚さは厚く、かつ不純物濃度は高いため、書き込み時浮 遊ゲート8は図4のA-A'断面で見た時に全面空乏化 していないと言うことである。

【0043】その場合、ゲート間絶縁膜14近傍の浮遊 ゲート8は電界遮蔽されてバンドの曲りはない。そこで の電圧をVik とすると浮遊ゲート8をゲートとするp型

$$V_{EC} = -\{(q N_A / 2 \varepsilon_{Si}) X^2 + (Q_1 / C_{cc}) + \phi_S - V_{FB}\} \cdots (1)$$

※で、この式は空乏層近似を用いている。ここで、トンネ ル酸化膜13の近傍の浮遊ゲート8で完全に n型ウェル 2又は19で発生した電荷Q」をシールドしているとす ると、トンネル酸化膜13近傍の浮遊ゲート8で発生し た電荷量は-0:となる。一方、浮遊ゲート8と制御ゲ ート9との間の電位差で生じる電荷は、

【0046】(1)式と(2)式より浮遊ゲート8中のトー タルの電荷量は、

* い が S i のバンドギャップエネルギ) の時の N 、を求

$$Q_{2} - Q_{1} = C_{000} \quad (V_{5c} - V_{0c} + V_{51}') + C_{0c} \quad \{V_{5c} + (q N_{A} / 2 \varepsilon_{51}) X^{2} + \phi_{5} - V_{51}\} \cdots (3)$$

となる。ここで、消去時に浮遊ゲート8に注入した電子 ★ンドの曲り量がSiのバンドギャップを越えなければ良 が書き込み時n型ウェル2又は19に抜けた直後のエネ 30 い。その時は浮遊ゲート8中のトータルの電荷量Qzー ルギーバンド図を考える。その時、浮遊ゲート8中のバ★ O, はOになるので

C:
$$V_{FC} = C_{GND}$$
 $(V_{CC} - V_{FB}')$
 $-C_{GX}$ $\{ (q N_A / 2 \varepsilon_{SI}) X^2 + \phi_S - V_{FB} \}$... (4)

となる。ここで、 $C_1 = C_{on} + C_{or}$ である。この場 ☆たことによる電荷と等しくなる。 合、Qi は浮遊ゲート8のバンドの曲り箇所で空乏化し☆ [0047]

$$Q_1 = q N_A X \cdot A_{\alpha} \cdots (5)$$

(2) 式, (4) 式, (5) 式より

$$Q_{1} = Q_{2}$$

$$= C_{GXX} [(C_{GXX} / C_{1} - 1) (V_{GX} - V_{FB}')$$

$$- (C_{GX} / C_{1}) \{(q_{XA} / 2_{ESI}) X^{2} + \phi_{S} - V_{FB}\}]$$

$$= q_{XA} X \cdot A_{GX} \cdots (6)$$

となる。

となる。

◆ング比と呼ぶ。(6) 式を変形して、

【0048】ここで、Com = y C, とし y をカップリ◆

$$(q N_A / 2 \varepsilon_{Si}) X^2$$

+
$$(t \alpha / y \epsilon \alpha) q N_A X + V_{\alpha} - V_{B}' + \phi_{S} - V_{B} = 0 \cdots (7)$$

【0049】(7) 式において浮遊ゲート8でのバンドの

曲り量(q N 、 / 2 ε i) X が臨界値の V ωρ (e V *

$$-V_{Gp} = (t_{GI} / y_{EGI}) q_{N_A} X + V_{GI} - V_{FI}' + \phi_S - V_{FI} \cdots (8)$$

(8) 式を変形して、

11
$$N_{A} = \{ (V_{CG} - V_{FB}' + \phi_{S} - V_{FB} + V_{Cop})^{2} / 2 \varepsilon_{Si} V_{Cop} \quad q \}$$

$$\times (y^{2} \varepsilon_{CG}^{2} / t_{CG}^{2}) \quad \cdots \quad (9)$$

 N_{A} が (9)式より大きいと浮遊ゲート8中のバンドの曲りは V_{CP} より小さくなり、書き込み時に浮遊ゲート8中での電子正孔対の発生量は低く抑えられることによって、セルの "0"書き込み時のしきい値の分布幅は狭くできる。 (9) 式で書き込み時にセルトランジスタのn型*

$$N_A = \{3. 6 \times 10^5 (y V_{cc})^2\} / V_{ccp} t_{cc}^2$$

となり、
$$t\alpha = y \ (nm)$$
 , $V_{4m} = 1 \ (V)$ とする ※ ※と、 $N_A = 3.6 \times 10^{19} \ (y \ V_{4})^2 \ y^2 / c \ m^3$

となる。ここで、(11)式に代入するVα とyをノンディ メンジョンの値とする。N_Aが(11)式より大きな値を持 つと浮遊ゲート8中のバンドの曲り量はSiのエネルギ★

$$X = (2 \varepsilon_{S1} \ V_{Cap} / q N_A)^{1/2}$$

$$= (2 V_{Cap} \ t_{CR}^{2} / y | V_{CR} |) \cdot \varepsilon_{S1} / \varepsilon_{CR}$$

$$\sim (V_{Cap} \times 6 \times y / y | V_{CR} |) n m$$

例えば、y=1/2, $|V_{\alpha}|=20V$, y=10nm とすると、x=6nmとなりそれ以上の厚さの浮遊ゲート8ではn型ウェル2及び19の表面で発生した電荷Q, は浮遊ゲート8の空乏層より制御ゲートQ9ではシールドされる。

【0051】この場合でも、書き込み時に浮遊ゲート8のトンネル酸化膜13との界面で電子・正孔対が多量に発生すると、その電子がトンネル酸化膜13を経てSi基板中2又は9に抜ける。すると、書き込み時にメモリセルのしきい値分布は広がってしまう。その対策として、書き込み時に制御ゲート9に与える高電圧パルスを細分化し、パルス幅の短い複数のパルスに分割する。電子・正孔対の発生時定数を τ とすると、分割したパルスのパルス幅は τ より短くするとよい。その場合、電子・正孔対は殆ど書き込み時に発生せず、メモリセルのしきい値分布は狭くなる。

【0052】他の実施形態として、浮遊ゲート8のp型不純物の濃度は(11)式より低いが、浮遊ゲート8の膜厚が薄く、書き込み時に浮遊ゲート8の図4の断面AーA'で見た時全面空乏化させてしまう方式がありうる。(実施形態3)図6に、本発明の第3の実施形態として、書き込み又は消去時に浮遊ゲートからソース又はドレインの拡散層に電子を抜くNOR型のEEPROMへの応用を示す。

【0053】p型Si基板1上にソース・ドレインとなるn型拡散層21a,21bが形成され、チャネル領域上にトンネル酸化膜13を介して浮遊ゲート8が形成され、その上にゲート間絶縁膜14を介して制御ゲート9が形成されている。そして、メモリセルのドレイン21aはビット線に直接接続され、ソース21bは共通ソース線に直接接続されるようになっている。

【0054】本実施形態においては、図7に示すように メモリセルのしきい値分布は、"0"データ書き込みセ ルは読み出し時に制御ゲート9に与える電圧Vg(Rea ...(10)

※と、

★一ギャップ以下になる。

【0050】この時の浮遊ゲート8中の空乏層の延びXは、

d) より高く、"1" データ書き込みセルは0 V から V g (Read) の中に入っている必要がある。

...(12)

【0055】図8に、セルアレイ(4ビット)の等価回路を示す。図8にて丸で囲んだセルを選択に読み出す場合、非選択ワード線WL1を0V、共通ソース線Sも0V、選択ビット線BL1にある正の電位を与える。その時、ビット線が共通の非選択セルのしきい値が負であると、そのセルでビット線BL1とソース線Sの間に電流が流れてしまい誤読み出しする。よって、"1"データのしきい値は負になってはならない。

【0057】また、本発明におけるメモリセルユニットは前述したNANDセルやNORセルに限るものではなく、複数個のメモリセルを並列接続し、そのソース・ドレインの一方を選択ゲートを介してビット線に、他方を直接ソース線に接続したDINORセルにも適用できる。さらに、ソース・ドレインの一方を選択ゲートを介してビット線に、他方をやはり選択ゲートを介してソース線に接続したANDセルにも適用できる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することが可能である。

[0058]

【発明の効果】以上詳述したように本発明によれば、NANDセル等からなるメモリセルアレイを従来と反対のn型ウェル内に集積形成し、電荷蓄積層をノンドープ又はp型不純物ドープとし、"O"書き込み時,消去時に注入された全部の電子を電荷蓄積層より放出するようにしているので、書き込み終了後は電荷蓄積層の電荷量はどの"O"書き込みセルでも一定しており、よってVth50分布幅は非常に狭く制御できる。従って、ベリファイ回

数を減らす又はベリファイをなくして高速費き込みして もメモリセルのしきい値分布幅を狭くすることができ、 よって高速読み出しも可能にするEEPROMを実現す ることが可能となる。

【図面の簡単な説明】

【図1】第1の実施例に係るNAND型EEPROMのメモリセル構造を示す断面図。

【図2】第2の実施例に用いた不揮発性メモリセルの素 子構造を示す断面図。

【図3】第1及び第2の実施例におけるメモリセルアレ 10 イの等価回路図。

【図4】第1及び第2の実施例における"0" 魯込みセルの素子構造断面図。

【図5】図4のA-A' 断面におけるエネルギーバンド 図。

【図6】第3の実施例におけるメモリセル構造を説明するためのもので、浮遊ゲートより拡散層の電子を放出する時のバイアス関係を示すセル構造断面図。

【図7】第3の実施例におけるメモリセルのしきい値分布を示す図。

【図8】第3の実施例におけるメモリセルアレイの等価回路図。

*【図9】本発明におけるNAND型EEPROMのセルのしきい値分布を示す図。

14

【図10】従来のNAND型EEPROMの"1" 書き 込み時の各ノードのパイアス関係を示すセルアレイ断面 ™

【図11】従来のNAND型EEPROMのセルのしきい値分布を示す図。

【符号の説明】

1…p型S i 基板

2, 19…セルアレイ部のn型ウェル

3…周辺部のn型ウェル

4…p型ウェル

5, 21…n型拡散層

8…浮遊ゲート (電荷蓄積層)

9…制御ゲート

10…選択ゲート


13…トンネル酸化膜

14…ゲート間絶縁膜


15…ゲート絶縁膜

17…n型S i 基板

18…セルアレイ部のp型ウェル



20



【図10】

